首页 资讯 应用 高压 设计 行业 低压 电路图 关于

嵌入式

旗下栏目: PLC 嵌入式 单片机 DCS

集成式PLL/VCO能否取代分立式解决方案

嵌入式 | 发布时间:2018-06-25 | 人气: | #评论# | 本文关键字:PLL,VCO
摘要:频率合成器常被视为系统的心跳,创建方法之一是使用锁相环(PLL)频率合成器。 传统上,一个简单的 PLL 将压控振荡器(VCO)输出频率分频,将其与一个参考信号进行比较,然后微调 VCO 控制

频率合成器常被视为系统的心跳,创建方法之一是使用锁相环(PLL)频率合成器。

传统上,一个简单的 PLL 将压控振荡器(VCO)输出频率分频,将其与一个参考信号进行比较,然后微调 VCO 控制电压以微调其输出频率。

很多年来,PLL 和 VCO 是两种单独的芯片——这就是分立解决方案。VCO 产生实际输出信号;PLL 监控输出信号并调谐 VCO,以将其相对一个已知参考信号锁定。

10 多年前,基于 PLL 的频率合成器行业有了一次突破。第一代集成式 PLL和 VCO(PLL/VCO)开始出现在市场上。这一重大发展意味着电路板可以更小,成本可以更低,额外工作可以大幅减少。集成解决方案还意味着 VCO 架构可以改变,利用一个器件便能实现宽带频率合成器。

从分立到集成

集成式 PLL 和 VCO 如何开启高性能频率合成器的大门?传统 VCO 是很简单的器件——电压施加于 VCO 的调谐引脚,随即输出某一频率;电压提高,输出频率也提高;电压降低,输出频率也降低。图 1 所示为 GaAs MMIC VCO 的调谐电压与输出频率的关系示例—— 13 V调谐范围需要有源滤波器或带高压电荷泵的PLL。

传统VCO——调谐电压与输出频率的关系

图1. 传统VCO——调谐电压与输出频率的关系

集成 PLL/VCO 解决方案采用的 VCO 架构虽然是基于传统架构,但有很大的不同。集成 PLL/VCO 将多个传统 VCO 集成在一起,产生一个带宽非常宽的 VCO。各个 VCO ——通过接入和断开电容而创建——称为频段。PLL 和 VCO 集成在一个芯片上,因而可实现多频段架构。每次用户希望锁定一个新频率时,器件就会启动VCO 校准过程,芯片快速遍历 VCO 频段,选择一个最适合所需输出频率的频段。一旦选定 VCO 频段,PLL 就会锁定环路,使输出保持在所需频率。

第一代 PLL/VCO

第一代 PLL/VCO 芯片就有超过 4 GHz 的带宽!相比之下,分立解决方案只有 100 MHz 到 300 MH z带宽——而且 4 GHz 频率范围是由一个微小芯片实现的,而不是之前需要的多个 PLL、VCO、滤波器和开关。图2所示为一个多频段 PLL/VCO 的调谐电压与输出频率的关系。本例中,基频 VCO 输出范围规定为 2200 MHz 至 4400 MHz。VCO 输出之后有一组分频器,不过其仍在芯片内部,可将信号分频至最低 35 MHz;超过 4 GHz 带宽就是这样得到的——全部来自单个 5 mm × 5 mm 封装。

多频段VCO——调谐电压与输出频率的关系

图2. 多频段VCO——调谐电压与输出频率的关系

虽然这一突破性技术大大提高了频率范围,减少了板空间、成本和额外工作,但它仍有缺点,使得集成解决方案不能完全取代分立解决方案。许多应用的最重要性能规格(除了频率范围)是相位噪声。

相位噪声为何如此重要?想象一个信号通过晴朗空气传输的系统。假设在发射天线处发射信号的信噪比为 50 dB。这意味着,接收机要接收的信号比发射信号任一侧的噪声(即邻近的更高和更低频率)要强 50 dB。假定此信号可以传输10英里,这之后的信号功率将衰变为噪声,传输将丢失。现在,假设频率合成器的相位噪声改善了 3 dB。这意味着发射信号的信噪比为 53 dB。因此,发射信号功率是先前 10 英里距离信号的两倍,它在衰变为噪声之前能够传输得更远。更远的传输距离意味着所需的中继器/发射器会更少,成本得以降低。

除了这个通信例子以外,还有来自电子测试与测量领域对相位噪声性能的推动。无论通信行业需要什么样的相位噪声性能,电子测试与测量仪器需要的相位噪声性能只会更高,只有这样才能测量通信协议。

虽然许多解决方案能从分立式转移到集成式——节省数以百万计美元的工艺成本——但第一代 PLL/VCO 的相位噪声性能还不够好,不适合许多要求低相位噪声的应用。除相位噪声性能外,与很多需要分立 PLL 和 VCO 的应用相比,频率范围也相当低。

频率范围问题可通过倍频器和乘法器解决,但这些是高功耗器件,而且会增加解决方案的成本和板空间。

幸运的是,在推出这些集成解决方案的同时,业界便已着手开发新的 IC 工艺以获得人们强烈期盼的相位噪声和频率范围改善。

第二代集成PLL/VCO

第二代产品的要求如下:

  • 输出频率大于4.4 GHz。

  • 相位噪声性能可与分立解决方案相比拟。

  • 在单个小封装中集成PLL和VCO。

  • 成本低于分立解决方案。

2014 年晚些时候,第二代集成 PLL/VCO 正式登场。市场上开始出现超过 10 GHz 输出频率范围的产品,其相位噪声堪比分立 VCO,采用 5 mm × 5 mm 封装,价格低于类似的分立 PLL 和 VCO 解决方案(但其频率范围要窄得多)。

例如,ADI 公司 的 ADF4355 系列实现了第二代的所有要求:

  • 输出频率从 50 MHz 到 13.6 GHz (一个端口 ≤6.8 GHz,另一个端口 ≤6.8 GHz)。

  • 相位噪声:

  • 传统分立 VCO 在 10 GHz 时:–110 dBc/Hz (100 kHz偏移)和 –135 dBc/Hz (1 MHz偏移)。分立 VCO 用频率范围换取相位噪声性能。

  • ADF4355 系列在 10 GHz 时:–106.5 dBc/Hz (100 kHz偏移)和–130 dBc/Hz (1 MHz偏移)。

  • 5 mm × 5 mm LFCSP 封装。

  • 价格随器件而异,但成本低于分立解决方案。

现在,用户不仅可享有分立解决方案的相位噪声性能好处,还能获得集成解决方案的所有其他好处。更有利的是,PLL 技术在这些年中也得到了发展,因此,第二代 PLL/VCO 器件的 PLL 性能也有很多改善。

对于第一代 PLL/VCO,PLL 模块的最大鉴频鉴相器(PFD)频率在 32 MHz左右,小数 N 分频器的分辨率在 12 位左右。这种组合意味着典型通道分辨率在数十kHz。第二代 PLL/VCO 的最大 PFD 频率大于 100 MHz,小数 N 分频器的分辨率为 25 位,甚至高达 49 位。这主要有两个好处——PFD频率越高,PLL 相位噪声就越低(PFD 频率每提高一倍,N 分频器便可减半,N 分频器噪声分布相应地降低3 dB);25 位甚至更高的分辨率支持精密频率生成和亚Hz频率步进(频率分辨率)。

杂散性能

上文指出了分立解决方案的一个优点,那就是两个芯片之间的物理隔离降低了 PLL 与 VCO 之间的交叉耦合,从而降低了干扰杂散信号的功率。当集成PL L和 VCO 时,杂散性能不可避免会下降。市场上的某些器件设法将此性能下降保持在非常低的水平,使 PLL/VCO 具有令人吃惊的良好杂散性能—— HMC830 就是一例。其他 PLL/VCO 器件需要采取一些额外措施来改善杂散水平,以便支持某些高性能产品。

改变PFD频率以消除整数边界杂散

一种技术是利用频率规划算法改变PLL的PFD频率。这样可以将PFD模块引起的杂散信号转移到不会造成较大影响的区域,从而在事实上消除杂散。相关详细信息请参阅“分析、优化和消除集成VCO的锁相环在高达13.6 GHz处的整数边界杂散”(

责任编辑:PLL/VCO
首页 | 电气资讯 | 应用技术 | 高压电器 | 电气设计 | 行业应用 | 低压电器 | 电路图 | 关于我们 | 版权声明

Copyright 2017-2018 电气自动化网 版权所有 辽ICP备17010593号-1

电脑版 | 移动版 原创声明:本站大部分内容为原创,转载请注明电气自动化网转载;部分内容来源网络,如侵犯您的权益请发送邮件到[email protected]联系我们删除。