首页 资讯 应用 高压 设计 行业 低压 电路图 关于

嵌入式

旗下栏目: PLC 嵌入式 单片机 DCS

基于AXI总线的DDR仿真模型

嵌入式 | 发布时间:2018-03-01 | 人气: | #评论# | 本文关键字:AXI,总线,DDR,仿真,模型
摘要:在xilinx平台下,经常要进行基于AXI总线的IP开发。尤其是当要使用DDR时,仿真就存在很大的问题了。之前我们的解决办法是修改接口,然后连接到一个模拟DDR的寄存器组中。但这样做一方面频繁

在xilinx平台下,经常要进行基于AXI总线的IP开发。尤其是当要使用DDR时,仿真就存在很大的问题了。之前我们的解决办法是修改接口,然后连接到一个模拟DDR的寄存器组中。但这样做一方面频繁修改接口,相当麻烦;另一方面仿真行为与下板行为不完全一样,不方便找出bug。所以我就决定建立一个DDR AXI 仿真模型来用于AXI总线下的仿真。其思想和原来的方法一样,都是在testbench中建立一个寄存器组来模拟DDR。只不过不修改接口,而是直接用AXI总线的接口来进行行为模拟。

首先,我们先来了解下AXI总线的主要接口与行为:

AXI总线信号说明:



写数据信号图


读数据信号图


在了解了AXI总线的接口与行为后,下面我将对我的代码做出解释(代码文件见附件):

1,本demo设计了3个写通道,3个读通道。可根据需要按类似模式修改相关参数和状态机


2,由于ddr反馈的ready信号可能是高有效,也可能是低有效。根据实际情况,若是高有效,则相应flag置1,否则置0;


3,设置一个寄存器组,起到DDR作用。在testbench中,寄存器组大小不受限制


4,对ddr_mem进行初始化,瞬间完成。


5,这也是需要根据实际情况修改的地方。根据写入宽度,按类似形式增减。下图显示的是每次写入64位。


责任编辑:电气自动化网

热门文章

首页 | 电气资讯 | 应用技术 | 高压电器 | 电气设计 | 行业应用 | 低压电器 | 电路图 | 关于我们 | 版权声明

Copyright 2017-2018 电气自动化网 版权所有 辽ICP备17010593号-1

电脑版 | 移动版 原创声明:本站大部分内容为原创,转载请注明电气自动化网转载;部分内容来源网络,如侵犯您的权益请发送邮件到[email protected]联系我们删除。